Bosch PPP6 B8 Series Servisní příručka Strana 162

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 460
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 161
Clock Functions
Technical Data MC68HC912D60A — Rev. 3.1
162 Clock Functions Freescale Semiconductor
11.7 System Clock Frequency formulas
See Figure 11-6:
SLWCLK = EXTALi / ( 2 x SLOW ) SLOW = 1,2,..63
SLWCLK = EXTALi SLOW = 0
PLLCLK = 2 x EXTALi x (SYNR + 1) / (REFDV + 1)
ECLK = SYSCLK / 2
XCLK = SLWCLK / 2
PCLK = SYSCLK / 2
BCLK
(1)
= EXTALi / 2
Boolean equations:
SYSCLK = (BCSP & PLLCLK) | (BCSP & BCSS & EXTALi) | (BCSP &
BCSS & SLWCLK)
MCLK = (PCLK & MCS) | (XCLK & MCS)
MSCAN system = (EXTALi & CLKSRC) | (SYSCLK & CLKSRC)
BDM system = (BCLK & CLKSW) | (ECLK & CLKSW)
NOTE: During limp-home mode PCLK, ECLK, BCLK, MCLK and XCLK are
supplied by VCO (PLLCLK).
11.8 Clock Divider Chains
Figure 11-6, Figure 11-7, Figure 11-8, and Figure 11-9 summarize the
clock divider chains for the various peripherals on the
MC68HC912D60A.
1. If SYSCLK is slower than EXTALi (BCSS=1, BCSP=0, SLOW>0), BCLK becomes ECLK.
Zobrazit stránku 161
1 2 ... 157 158 159 160 161 162 163 164 165 166 167 ... 459 460

Komentáře k této Příručce

Žádné komentáře